Отладочный набор DE10-NANO на основе Intel SoC FPGA семейства Cyclone V

DE10-Nano Board – надежная платформа для аппаратного проектирования, построенная на основе системы на модуле Intel SoC FPGA, которая сочетает в себе два встроенных ядра Cortex-A9 с лидирующей в отрасли программируемой логикой, что обеспечивает максимальную гибкость дизайна. Теперь пользователи могут применить эффективное конфигурирование в сочетании с высокопроизводительной процессорной системой с малым энергопотреблением. Система на модуле от Альтеры интегрирует в себе основанную на ARM аппаратную процессорную систему (HPS – Hard Processor System), состоящую из процессора, интерфейсов периферии и памяти, и тесно связанную с FPGA структуру, между которыми используется магистраль с высокой пропускной способностью.

Отладочная плата оборудована высокоскоростной DDR3 памятью, поддерживает аналого-цифровые возможности, сеть Ethernet и многое другое, что является основой для разработки большого количества интересных приложений.

Набор разработчика DE10-Nano содержит все инструменты, необходимые для использования платы в сочетании с компьютером под управлением ОС Microsoft Windows XP или более поздних версий.

Плата позволяет пользователям выполнить разработки в широком диапазоне приложений: от простых схем до различных мультимедиа проектов.

Рис. 1. Отладочная плата DE10-Nano Board

Рис. 2. Структурная схема отладочной платы DE10-Nano Board

Рис. 3. Расположение компонентов на отладочной плате DE10-Board. Вид сверху

Рис. 4. Расположение компонентов на отладочной плате DE10-Board. Вид снизу

Отличительные особенности:

FPGA и подключенные к ней компоненты

• Intel Cyclone^® V SE 5CSEBA6U23I7, (110K логических элементов LE);
• Последовательная конфигурируемая память – EPCS64 (версия B2 или более поздняя);
• Встроенный USB-Blaster II для программирования; JTAG режим; 
• HDMITX, совместимый с DVI 1.0 и HDCP v1.4;
• 2 кнопки;
• 4 ползунковых  переключателя;
• 8 зеленых пользовательских переключателя;
• Три 50 МГц источника тактовых сигналов от тактового генератора;
• Два 40-контактных разъема расширения;
• Один разъем расширения Arduino (Uno R3 совместимый), может быть соединен с Arduino шилдами;
• Один 10-контактный разъем расширения входа аналоговых сигналов (совместно с аналоговым входом Arduino);
• АЦП, 4-контактный SPI интерфейс с FPGA.

* Если спецификация памяти в QSG и на официальном сайте отличаются, следует обратиться к описанию DE10-Nano на сайте.

HPS (Hard Processor System) и подключенные  к ней компоненты

• 800 МГц двухъядерный ARM Cortex-A9 процессор;
• 1 ГБ DDR3 SDRAM (32-битная шина данных);
• 1 Гбит Ethernet PHY с разъемом RJ45;
• USB OTG порт, USB Micro-AB разъем;
• Слот для Micro SD карт;
• Акселерометр (I2C интерфейс + прерывание);
• Мост UART - USB, USB Mini-B разъем;
• Кнопка теплого сброса и кнопка холодного сброса;
• Одна пользовательская кнопка и один пользовательский светодиод;
• LTC 2x7 разъем расширения (для плат расширения Linear Teсhnology).

Документацию и программное обеспечение для изделия можно найти на сайте компании Terasic.

Анонс составил и подготовил
Шрага Александр,
office@terraelectronica.ru

Производители: Terasic

Разделы: Демонстрационные платы

Опубликовано: 04.12.2017